SK Hynix y Samsung compiten por liderar la memoria LPDDR6: velocidades de hasta 14,4 Gbps y mejoras contra ataques Row Hammer

Los dos principales fabricantes de memoria de Corea del Sur preparan el lanzamiento de sus módulos LPDDR6 de nueva generación. SK Hynix y Samsung presentarán sus respectivas soluciones en la International Solid-State Circuits Conference (ISSCC) 2026, que se celebrará entre el 15 y el 19 de febrero en San Francisco. El evento es el escaparate principal para mostrar los avances más importantes en diseño de silicio, y ambas compañías llegan con los deberes hechos.

SK hynix comercializará módulos de 16 Gb capaces de alcanzar transferencias de 14,4 Gbps por pin, fabricados con su proceso de 1c generación (también conocido como 1γ), que corresponde a la sexta iteración de su tecnología DRAM de 10 nm. Esta velocidad coincide con los límites máximos establecidos por JEDEC para LPDDR6, lo que sugiere que la compañía podría estar preparando versiones LPDDR6X overclockeadas en un futuro cercano.

Samsung mejora sus cifras desde el CES

Samsung ha actualizado las especificaciones de su memoria LPDDR6 respecto a lo mostrado en el CES 2026 hace pocas semanas. Los módulos que presentará ahora funcionan a 12,8 Gbps, una velocidad notablemente superior a los 10,7 Gbps del anuncio inicial. La compañía fabrica esta memoria en un proceso de 12 nm, ligeramente mayor que el nodo de 10 nm de SK hynix, pero afirma lograr una mejora del 21% en eficiencia energética comparado con la generación anterior LPDDR5X.

Ambos fabricantes incorporan las características estándar de LPDDR6. La más significativa es el seguimiento integrado del conteo de activación de filas, una novedad absoluta en cualquier estándar DRAM. Este mecanismo combate directamente los ataques Row Hammer haciendo que tanto el controlador como el chip de memoria monitoricen las activaciones, en lugar de depender únicamente de mitigación basada en refrescos como hacían generaciones previas.

El nuevo estándar también introduce metadatos embebidos directamente en los paquetes de datos en vez de usar pines dedicados, permitiendo corrección de errores integral tanto en el chip como en el enlace. Además, LPDDR6 admite escalado dinámico de voltaje y frecuencia en tres rieles de voltaje frente a los dos de LPDDR5, junto con modos de eficiencia que pueden duplicar la densidad del dispositivo mientras reducen el consumo energético de entrada y salida.

Fin del Artículo. ¡Cuéntanos algo en los Comentarios!